중국 대학, 화웨이 ‘LogicFolding’ 아키텍처에 맞춘 3D 칩 설계 도구 개발… 성능 향상과 열 관리 개선

베이징대 집적회로학원이 화웨이의 LogicFolding 3D 칩 아키텍처용 프로토타입 EDA 도구를 공개했다.

이 도구는 적층된 레이어를 별도 평면이 아닌 하나의 설계 공간으로 다루는 진정한 3D 워크플로를 사용한다.

오픈소스 회로로 한 초기 테스트에서는 내부 배선이 약 30% 줄고 속도와 발열 관리도 개선됐다.

이번 발표는 화웨이가 ISCAS 2026에서 LogicFolding을 선보인 뒤 나왔으며, EUV 없이도 첨단 공정급 밀도를 노릴 수 있다고 밝혔다.

이번 시도는 중국이 차세대 칩을 위한 자체 EDA 소프트웨어를 구축해 서방 설계툴 의존도를 낮추려는 흐름을 보여준다.